Frame, bit and chip error rate evaluation for a DSSS communication system

Citación

Estilo APA:
Castillo-Soria-, ,Pacheco-Bautista-, ,Sánchez-Meraz-, ,(2008). Frame, bit and chip error rate evaluation for a DSSS communication system. Ingeniería Investigación y Tecnología, 09 (03), 271-277. https://doi.org/10.22201/fi.25940732e.2008.09n3.020

Estilo Harvard:
Castillo-Soria-, , Pacheco-Bautista-, , Sánchez-Meraz-, , (2008). "Frame, bit and chip error rate evaluation for a DSSS communication system", Ingeniería Investigación y Tecnología, 03 (09), 271-277. https://doi.org/10.22201/fi.25940732e.2008.09n3.020

Estilo IEEE:
Castillo-Soria-, Pacheco-Bautista-, Sánchez-Meraz-, "Frame, bit and chip error rate evaluation for a DSSS communication system", Ingeniería Investigación y Tecnología (México), 03, 271-277, 07, 2008. https://doi.org/10.22201/fi.25940732e.2008.09n3.020

Estilo ABNT:
CASTILLO-SORIA-, ; PACHECO-BAUTISTA-, ; SáNCHEZ-MERAZ-, ; Frame, bit and chip error rate evaluation for a DSSS communication system. Ingeniería Investigación y Tecnología, 03, 271-277, 01, 07, 2008. https://doi.org/10.22201/fi.25940732e.2008.09n3.020