Frame, bit and chip error rate evaluation for a DSSS communication system
Evaluación de la tasa de errores en bit, chip y tramas para un sistema de comunicacines DSSS
Francisco Ruben Castillo-Soria Daniel Pacheco-Bautista
Miguel Sánchez-Meraz
DOI: https://doi.org/10.22201/fi.25940732e.2008.09n3.020